基板バイアス効果

基板バイアス効果

基板バイアス効果（きばんバイアスこうか）は、MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）の重要な特性の一つであり、デバイスの性能を理解するうえで不可欠な概念です。この効果は、MOSFETのスレッショルド（しきい値）電圧、つまりデバイスがオン状態になるために必要な最小の電圧が、バックゲート（基板）の電圧によって変動する現象を指します。

一般的に、NチャネルMOSFETはソース端子がグラウンド（地面）に接続されるソース接地回路として利用されることが多く、この形式ではソースと基板の間に電位差が存在しないため、基板バイアス効果は現れません。しかし、ソース端子が他のデバイスを介して接地される場合には、ソースと基板の間に電位差が生じるため、基板バイアス効果が顕在化し、その結果、MOSFETのしきい値電圧が変動することになります。

また、基板バイアス効果は単に避けるべきものというわけではなく、意図的に利用することもあります。例えば、ソースと基板の間に形成されるPN接合に逆バイアス電圧をかけることで、しきい値電圧を高めることができます。この手法は、特にDRAM（Dynamic Random Access Memory）の待機時におけるリーク電流を低減する目的で用いられています。一方で、デバイスの高速化を狙う場合には、ソース・基板間に小さな順方向電圧をかけてしきい値電圧を引き下げる方法もあります。

基板バイアスの原理

理想的なNチャネルMOSFETにおいては、しきい値電圧（V_th）は基板バイアス電圧（V_BS）に依存することが知られています。具体的には、以下のような数式で示されます：

$$ V_{th}(V_{BS}) = V_{FB} + 2 heta_F + \dfrac{1}{C_{OX}} \sqrt{ 2 \varepsilon_{Si} q N_A (2 \theta_F + |V_{BS}|)} $$

ここで、$V_{FB}$はフラットバンド電圧、$2\theta_F$は反転時の表面ポテンシャル、$C_{OX}$はゲート酸化膜の容量、$\varepsilon_{Si}$はシリコンの誘電率、$q$は素電荷、$N_A$はアクセプター密度を示しています。この公式の解釈の中で注目すべきは、基板バイアス電圧が大きくなると、しきい値電圧も増加することです。

負の基板バイアス電圧を加えることは、MOSFETのチャネル表面においてN型チャネルとP型基板との間のPN接合に逆バイアスがかけられることを意味します。この状態では、バイアスを加えない場合と比べ、表面のバンドの曲がりが顕著になり、空乏層が増加します。結果として、空乏層の電荷量が増加し、この電荷を電界で安定化させるためにより大きなゲート電圧が必要となった結果、しきい値電圧が上昇します。

NチャネルMOSFETでは、基板バイアス電圧$V_{BS}$は通常負の値を持ちます。これは、正の値の場合、ソースから基板への電子の注入が生じてバイポーラ動作を引き起こすためです。一方、PMOS（PチャネルMOSFET）では、基板バイアス電圧は通常正の値になります。

まとめ

基板バイアス効果は、MOSFETの動作理解や設計において非常に重要な要素です。この効果を適切に評価し利用することで、デバイスの性能を最大限に引き出すことが可能です。

もう一度検索