Puma (マイクロアーキテクチャ)
Pumaは、AMDが開発したAPU（Accelerated Processing Unit）向けの第3世代低消費電力マイクロアーキテクチャのコードネームです。このアーキテクチャは、前世代のJaguarマイクロアーキテクチャの後継として位置づけられ、同一の市場、つまり低消費電力のモバイルデバイスや組み込みシステムをターゲットとしています。具体的には、ミニPCや低電力ノートブック向けのBeema、その後継となるCarrizo-L、そしてタブレット向けのMullinsといったプロセッサにCPUコアとして採用されました。
当初、AMDはこれらのコアを「Puma+」として発表しましたが、後にBeemaとMullinsのコアをPuma、そしてCarrizo-Lに採用されたコアをPuma+と変更しました。しかし、実際にはBeemaとCarrizo-Lはステッピング（製造リビジョン）レベルで同一であり、PumaとPuma+の間には機能的な違いはなく、ソケットとブランディングの差異のみであるとされています。
Pumaは、前世代のJaguarアーキテクチャをベースとしていますが、いくつかの改良が加えられています。主な特徴は以下の通りです。
キャッシュ: 各コアには32KiBの命令キャッシュと32KiBのデータキャッシュが搭載されています。また、2つまたは4つのコアで共有される1MiBまたは2MiBの統合L2キャッシュが備えられています。
コア構成: スーパースカラー、アウトオブオーダー実行に対応しており、最大4コア構成が可能です。
実行ユニット: 各コアには2本の整数演算実行ユニットと、2本の128ビット幅の浮動小数点演算実行ユニットが搭載されています。また、ハードウェアによる整数除算ユニットも備えています。
マルチスレッディング: SMT（Simultaneous Multithreading）やCMT（Clustered Multithreading）といったマルチスレッディング技術は搭載されていません。
HSA: HSA（Heterogeneous System Architecture）はサポートされていません。
拡張命令: MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT), AMD-Vなどの拡張命令をサポートしています。
PumaアーキテクチャはJaguarアーキテクチャをベースとしていますが、いくつかの重要な改善点があります。
リーク電流削減: 1.2Vの電圧供給時に、CPUのリーク電流を19%削減することに成功しました。
Boost機能の最適化: アプリケーションの負荷状況をリアルタイムで検出し、Boost機能を効果的に利用します。これにより、パフォーマンスが必要なアプリケーションでの処理能力が向上しました。
セキュリティ: ARMセキュリティコアを内蔵し、セキュリティ機能を強化しています。
Pumaアーキテクチャは、以下のプロセッサに採用されています。
Beema: デスクトップおよびモバイル向けプロセッサ。
Mullins: タブレット向けプロセッサ。
Carrizo-L: デスクトップおよびモバイル向けプロセッサ（Beemaの後継）。
これらのプロセッサは、低消費電力でありながら一定の処理能力を発揮するように設計されており、モバイルデバイスや組み込みシステムに適しています。
Software Optimization Guide for Family 16h Processors
2014 AMD Low-Power Mobile APUs
Jaguar presentation (video) at ISSCC 2013
Discussion initiated on RWT forums by Jeff Rupley, Chief Architect of the Jaguar core
BKDG for Family 16h Models 00h-0Fh Processors
Revision Guide for Family 16h Models 00h-0Fh Processors (Jaguar)
* Revision Guide for Family 16h Models 30h-3Fh Processors (Puma)
これらの外部リンクは、Pumaアーキテクチャに関するより詳細な情報を提供しています。
当初、AMDはこれらのコアを「Puma+」として発表しましたが、後にBeemaとMullinsのコアをPuma、そしてCarrizo-Lに採用されたコアをPuma+と変更しました。しかし、実際にはBeemaとCarrizo-Lはステッピング（製造リビジョン）レベルで同一であり、PumaとPuma+の間には機能的な違いはなく、ソケットとブランディングの差異のみであるとされています。
Pumaアーキテクチャの特徴
Pumaは、前世代のJaguarアーキテクチャをベースとしていますが、いくつかの改良が加えられています。主な特徴は以下の通りです。
キャッシュ: 各コアには32KiBの命令キャッシュと32KiBのデータキャッシュが搭載されています。また、2つまたは4つのコアで共有される1MiBまたは2MiBの統合L2キャッシュが備えられています。
コア構成: スーパースカラー、アウトオブオーダー実行に対応しており、最大4コア構成が可能です。
実行ユニット: 各コアには2本の整数演算実行ユニットと、2本の128ビット幅の浮動小数点演算実行ユニットが搭載されています。また、ハードウェアによる整数除算ユニットも備えています。
マルチスレッディング: SMT（Simultaneous Multithreading）やCMT（Clustered Multithreading）といったマルチスレッディング技術は搭載されていません。
HSA: HSA（Heterogeneous System Architecture）はサポートされていません。
拡張命令: MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT), AMD-Vなどの拡張命令をサポートしています。
Jaguarアーキテクチャからの主な変更点
PumaアーキテクチャはJaguarアーキテクチャをベースとしていますが、いくつかの重要な改善点があります。
リーク電流削減: 1.2Vの電圧供給時に、CPUのリーク電流を19%削減することに成功しました。
Boost機能の最適化: アプリケーションの負荷状況をリアルタイムで検出し、Boost機能を効果的に利用します。これにより、パフォーマンスが必要なアプリケーションでの処理能力が向上しました。
セキュリティ: ARMセキュリティコアを内蔵し、セキュリティ機能を強化しています。
Pumaアーキテクチャ採用プロセッサー
Pumaアーキテクチャは、以下のプロセッサに採用されています。
Beema: デスクトップおよびモバイル向けプロセッサ。
Mullins: タブレット向けプロセッサ。
Carrizo-L: デスクトップおよびモバイル向けプロセッサ（Beemaの後継）。
これらのプロセッサは、低消費電力でありながら一定の処理能力を発揮するように設計されており、モバイルデバイスや組み込みシステムに適しています。
外部リンク
Software Optimization Guide for Family 16h Processors
2014 AMD Low-Power Mobile APUs
Jaguar presentation (video) at ISSCC 2013
Discussion initiated on RWT forums by Jeff Rupley, Chief Architect of the Jaguar core
BKDG for Family 16h Models 00h-0Fh Processors
Revision Guide for Family 16h Models 00h-0Fh Processors (Jaguar)
* Revision Guide for Family 16h Models 30h-3Fh Processors (Puma)
これらの外部リンクは、Pumaアーキテクチャに関するより詳細な情報を提供しています。
もう一度検索
【記事の利用について】
タイトルと記事文章は、記事のあるページにリンクを張っていただければ、無料で利用できます。
※画像は、利用できませんのでご注意ください。
【リンクついて】
リンクフリーです。