UltraSPARC T2

UltraSPARC T2

UltraSPARC T2は、サン・マイクロシステムズが開発したマルチコア・マルチスレッド処理に特化したマイクロプロセッサで、SPARCアーキテクチャファミリの一員です。前世代のUltraSPARC T1の後継モデルとして位置づけられ、開発時のコードネームは「Niagara 2（ナイアガラ2）」と呼ばれていました。サン・マイクロシステムズは、2007年10月よりこのT2プロセッサを搭載したサーバー製品の出荷を開始しました。

主要な特徴と進化した機能

UltraSPARC T2は、UltraSPARCシリーズの中でも特にインターネットサーバーなどのコモディティ市場向けに設計された製品です。65nmプロセス技術で製造され、以下の革新的な機能を搭載しています。

多コア・多スレッド: 8つのCPUコアを搭載し、各コアは同時に8つのスレッドを実行可能です。これにより、プロセッサ全体で最大64の同時スレッド処理能力を実現しています。
動作周波数向上: 各スレッドの処理能力向上に貢献するため、動作周波数は最大1.6GHzに引き上げられました（T1の最大1.2GHzから向上）。
拡張I/O: T1のJBusインターフェースに代わり、1つのPCI Express（x8 1.0）ポートを備えています。
ネットワーク統合: チップ内に2つのSun Neptune 10ギガビットイーサネットポートを統合。パケット分類やフィルタリング機能もサポートします。
キャッシュサイズ拡大: L2キャッシュの容量が、T1の3MBから4MBに増加（8バンク、16ウェイアソシアティブ）。
パフォーマンス改善: シングルスレッド性能を高めるため、スレッドスケジューリングと命令プリフェッチのメカニズムが改良されました。
整数演算機能強化: コアあたり1つだった整数ALU（算術論理演算ユニット）が2つに増加。それぞれが4つのスレッドグループで共有されます。
浮動小数点演算機能強化: チップ全体で1つだったFPU（浮動小数点演算ユニット）がコアごとに1つ搭載されるようになり、浮動小数点処理能力が大幅に向上しました。
ハードウェア暗号化: 8つの専用暗号化エンジンを内蔵し、DES、Triple DES、AES、RC4、SHA1、SHA256、MD5、RSA-2048、ECC、CRC32といった主要な暗号アルゴリズムをハードウェアで高速に処理できます。
乱数生成器: ハードウェアによる高品質な乱数生成機能も搭載しています。
メモリコントローラ: 4つのデュアルチャネルFBDIMMメモリコントローラを備え、高速なメモリアクセスを可能にしています。

コアパイプラインの構造

T1の6ステージ構成から進化し、T2の整数演算パイプラインは8ステージに拡張されました。これにより、より効率的な命令処理が可能となっています。

主な搭載システム

UltraSPARC T2プロセッサは、サン・マイクロシステムズ、富士通、富士通シーメンスといったメーカーの様々な製品に採用されました。

Sun/Fujitsu/Fujitsu Siemens SPARC Enterprise T5120, T5220 サーバー
Sun Blade T6320 サーバーモジュール
Sun Netra CP3260 ブレード
Sun Netra T5220 ラックマウントサーバー

また、サンはThemis ComputerにもT2プロセッサのライセンスを供与しており、2008年にはサン以外のメーカーとして初めてT2ベースのサーバー（Themis T2BC Blade Server）が市場に投入され、IBM BladeCenterシャーシをサポートしました。

UltraSPARC T2 Plus

2008年4月には、UltraSPARC T2のマルチプロセッサ（SMP）対応版である「UltraSPARC T2 Plus」がサン・マイクロシステムズから発表されました。これは「CoolThreads」プロセッサとして初めてのSMP対応モデルです。

T2 Plusでは、T2からの変更点として以下が挙げられます。

2プロセッサまたは4プロセッサ構成での使用が可能となりました。
オンチップに統合されていた10ギガビットイーサネットコントローラーは非搭載となりました。

T2 Plusプロセッサは、サンや富士通の双方向SMPサーバー（SPARC Enterprise T5140, T5240）や、4方向SMPサーバー（SPARC Enterprise T5440）に搭載されました。

計算クラスターでの活用

UltraSPARC T2 Plusを搭載したシステムは、計算クラスターにも利用されました。例えば、カナダのハイパフォーマンスコンピューティング仮想研究所では、78台のSun SPARC Enterprise T5140サーバーを用いてクラスターを構築。各サーバーが2基の1.2GHz T2 Plusチップを搭載していたため、クラスター全体で10,000近い計算スレッドが利用可能となり、高スループットなワークロードに適していました。

高度な仮想化機能

UltraSPARC T1と同様に、T2も超特権実行モードをサポートしており、その上で動作するSPARCハイパーバイザーにより高度な仮想化を実現します。T2システムでは最大64、双方向SMPのT2 Plusシステムでは最大128の論理ドメインに分割可能で、それぞれのドメイン上で独立したオペレーティングシステムを実行することが可能です。

T1からのパフォーマンス向上

UltraSPARC T2は、前世代のT1と比較して様々な面でパフォーマンスが大幅に向上しています。

整数スループット: 2倍以上の改善。
整数単一スレッド性能: 1.4倍以上の改善。
浮動小数点スループット: 10倍以上の改善。
浮動小数点単一スレッド性能: 5倍以上の改善。
暗号化性能: 内蔵暗号コアの機能強化により向上。

特に、78.5 SPECint_rate2006および62.3 SPECfp_rate2006というベンチマーク結果は、当時のシングルチップとしては世界記録を樹立するものでした。

消費電力

UltraSPARC T2の消費電力は、通常のシステム動作時で約95ワット、ピーク時には最大123ワットに達しました。これはT1の約72ワットから増加していますが、サン・マイクロシステムズは、チップへのシステム機能統合度が高まったためと説明しています。

リリース履歴

2006年4月12日: サン・マイクロシステムズがUltraSPARC T2のテープアウト（設計完了）を発表。
2007年8月7日: サン・マイクロシステムズがUltraSPARC T2の正式リリースを発表。「世界最速のマイクロプロセッサ」と称されました。
* 2008年4月9日: UltraSPARC T2 Plusが発表されました。

オープンデザイン

2007年12月11日、サン・マイクロシステムズはOpenSPARCプロジェクトの一環として、UltraSPARC T2プロセッサの設計情報をGNU General Public License（GPL）の下で公開しました。この公開には、VerilogによるRTLソースコード、検証環境、診断テスト、シミュレーションに必要なツール、ISA仕様書（UltraSPARC Architecture 2007）、Solaris 10OSのシミュレーションイメージなどが含まれました。

UltraSPARC T2およびT2 Plusは、その多コア・多スレッド設計と、サーバー向けに特化した機能統合、そして後に実現したオープンソース化によって、当時のマイクロプロセッサ設計において注目すべき存在となりました。

もう一度検索