シノプシス

シノプシス（Synopsys, Inc.）について

シノプシス社は、電子設計自動化（EDA）ツールを専門に開発・販売しているアメリカの企業で、NASDAQに上場しています。本社はカリフォルニア州に位置し、業界内では「ビッグ3」の1社として広く認知されています。特にシノプシスの提供するツールは、集積回路設計やシミュレーションの分野において、業界標準として数多くの企業に利用されています。

代表的な製品

同社の主力製品であるDesign Compilerは、ハードウェア記述言語（HDL）であるVerilogやVHDLを使用して、論理回路の合成を行うツールです。これは、シノプシスが初めて開発したソフトウェアであり、今ではデファクトスタンダードの一つと見なされています。また、Design Compilerは様々な他のEDAツールと連携しやすいように設計されており、効果的な回路設計を実現しています。

シノプシスは、Design Compilerを含む、多岐にわたる集積回路設計ツールを提供しています。これらには、レイアウト設計、信号の遅延を解析するスタティックタイミング解析（STA）、さらにはプロセスシミュレーションのためのTCADツールなどが含まれます。これらの製品は、他社からの買収によって強化されることも多く、業界内でのポジションを確立しています。

歴史背景

1986年、シノプシス社はゼネラル・エレクトリック社のAart J. de Geus博士を中心に設立されました。その後、同社は成長の過程でいくつかの企業を買収しましたが、特に重要な出来事がAvanti社の買収です。この買収により、論理デザインからマスクレイアウト設計までの広範な技術を提供できるようになり、TCAD分野への進出も果たしました。その後も、ISE社の買収などを通じて、この領域でのリーダーシップを確立しています。

主要なソフトウェア製品

シノプシス社はDesign Compilerの他にも多くのソフトウェア製品を開発しています。以下にその一部を紹介します。

1. PrimeTime
このツールは、静的タイミング解析（STA）を行うもので、合成されたネットリストやレイアウトされたネットリストの信号遅延を分析します。この解析は、信号の動的な使用状況に基づき、最大値や最小値で安定化された静的な遅延値を用いて実施されます。

2. Formality
Formalityは異なるハードウェア記述言語で記述された回路が機能的に同一であるかどうかを、論理シミュレーションを行わずに検証するツールです。たとえば、Verilogで作成した回路と、Design Compilerを使って変換したネットリストとで機能の一致を確認することができます。このプロセスを「フォーマル・ベリフィケーション（Formal Verification）」と呼び、高精度な検証を可能にします。

シノプシスは、これらの製品を通じて、電子設計の効率化や開発期間の短縮、コスト削減に寄与しています。業界内での強固な地位を築くことで、今後もテクノロジーの進化をリードしていくことでしょう。

もう一度検索