HyperSPARC

hyperSPARC（ハイパースパーク）は、サイプレス・セミコンダクターグループ傘下のROSSテクノロジによって開発されたマイクロプロセッサです。このプロセッサは、SPARCバージョン8命令セットアーキテクチャ（ISA）に準拠しており、開発段階では「Pinnacle」というコードネームで知られていました。1993年に製品として市場に投入され、同時期にサン・マイクロシステムズから提供されていたSuperSPARCなどと市場で競争関係にありました。当時の主要な競合製品の一つとして位置づけられており、ラジュ・ベゲスナ氏がマイクロアーキテクトを務めました。

マイクロアーキテクチャの特徴として、hyperSPARCは命令を並列に実行するスーパースカラー方式を採用しており、特に最大2つの命令を同時に発行可能な双方向設計でした。内部には、整数演算を担う整数ユニット、浮動小数点演算を行う浮動小数点ユニット、メモリとの間でデータをやり取りするロード/ストアユニット、プログラムの流れを制御するブランチユニットという、合計4つの異なる実行ユニットを備えていました。

プロセッサ内部には、8キロバイト（KB）の命令キャッシュが搭載されていました。ここからサイクルごとに最大2つの命令が読み出され、デコード処理が行われます。ただし、デコーダは、既にデコードされた命令がまだ実行ユニットに送られていない場合には、新たな命令をデコードできないという制約がありました。

整数レジスタファイルは136個のレジスタを含み、SPARC ISAが定義するレジスタウィンドウ機能を提供しました。hyperSPARCでは、この機能によって8個のレジスタウィンドウを利用可能でした。整数ユニットへの読み出しポートは2つ用意されていました。整数のパイプラインは基本的な4ステージ構成でしたが、他の非浮動小数点パイプラインとの整合性を取るため、さらに2ステージが追加されました。SPARCアーキテクチャのバージョン8で新たに追加された整数乗算命令は18サイクル、整数除算命令は37サイクルのレイテンシ（命令発行から結果が得られるまでの遅延時間）を要し、これらの命令の実行中はパイプラインの進行が停止する特性がありました。

システム構成においては、MBusインターフェイスを通じてマルチプロセッシング構成に対応しており、複数のhyperSPARCプロセッサを搭載したシステムを構築することが可能でした。

物理的な形状や製造に関して、hyperSPARCは約120万個のトランジスタで構成されていました。サイプレスは初期の製造を担い、0.65マイクロメートル（µm）のプロセス技術、2層の金属配線、CMOSプロセスを用いて製造されました。後継のhyperSPARCプロセッサでは、新機能の追加に伴いトランジスタ数が増加し、より新しい製造プロセスへ移行されました。その後の主要な製造は富士通が行いましたが、一部の最終工程はNECが手掛けました。

パッケージングに関しては、hyperSPARCは一つのチップではなく複数のチップを組み合わせたマルチチップデザインでした。これは、ピン・グリッド・アレイ（PGA）と呼ばれる多数の端子を備えたセラミック製のマルチチップモジュール（MCM）として実装されていました。

チップセットとしては、1992年7月下旬に導入されたCypress SparcSetチップセットがhyperSPARCをサポートしました。このチップセットは、カリフォルニア州サンタクララに拠点を置くNimbus Technologies, Inc.がサイプレスのために設計したものです。SparcSetチップセットはhyperSPARCだけでなく、他のSPARCマイクロプロセッサとも互換性を持っていました。

歴史的な経緯としては、富士通がサイプレスからROSS社を買収した際、社内からは富士通が開発していたSPARC64よりもhyperSPARCの方が将来的に重要になるとの見方も存在し、一部のアナリストも同様の評価をしていた時期がありました。

もう一度検索