エミッタ結合論理

エミッタ結合論理（ECL）

エミッタ結合論理（ECL）とは、高速処理が可能な論理回路の一種で、主に単一入力のバイポーラトランジスタを利用した差動増幅回路によって実現されます。ECLは、トランジスタの飽和を避けるためにエミッタ電流を制限し、これにより高速な動作が可能となります。また、ECLは一般に「current-steering logic（CSL）」、あるいは「current-mode logic（CML）」と呼ばれ、トランジスタの電流制御を基盤としています。

ECLの動作時には、トランジスタが非飽和領域で動作し、出力の電圧差は低く保たれるため、高い入力インピーダンスと低い出力抵抗を実現します。これによって状態遷移が迅速に行われ、ゲート遅延が少なくなります。また、出力は相補的であるため、余計なインバータが不要になり、全体の伝播遅延が短縮されます。一方で、ECLは常に電流が流れ続けるため、電力消費が高く、熱も多く生成されるという欠点があります。さらに、ECLの変種としてソース結合FET論理（SCFL）があり、FETを使用した同様の構成を持ちます。

歴史

ECLは1956年にIBMのハノン・S・ユアークによって発明されました。当初は「current-steering logic」として知られ、IBMの7090や7094などの初期コンピュータで使用されました。1960年代から1990年代のECLは、差動増幅回路による論理演算を基にした構成を持ち、入力段にエミッタフォロワを設けて電圧レベルを出力しました。これにより、NPN型とPNP型のトランジスタを組み合わせて使用することで、入出力レベルを調整しました。過去にはモトローラが1962年にECLベースの最初のデジタル集積回路シリーズを発表し、ECLは一時期、ハイエンドコンピュータやスーパーコンピュータの核心部分で使用されましたが、21世紀以降はCMOS技術の進展によりその使用は減少しています。

実装

ECLは主にエミッタ結合対（Long-Tailed Pair）を基盤として構成されています。一方のトランジスタのベースに入力信号が加わると、もう一方のトランジスタはオフになり、入力信号の変化に応じて電流の分配が調整されます。この動作により、スイッチング時の遅延が小さく、利得が高く保たれるため、非常に高速な応答が可能です。

特徴

ECLはスイッチングノイズが比較的少なく、ALUなどの高スイッチング動作が要求される領域で効果的です。また、暗号技術においては、サイドチャネル攻撃に対しても強い耐性を持つとされています。ECLは、スイッチングにかかる遅延が1ナノ秒未満であるため、長い間最速の論理素子と見なされています。

電源と論理レベル

ECLは通常、負の電源電圧を使用します。これにより、電源供給の変化による影響を最低限に抑えることができ、出力電圧の安定性が向上します。ECLの論理レベルは他の論理回路と異なり、インターフェース回路が必要なこともあります。さらに、IBMのECLは自社製品に特有の供給規格を持ち、PECLやLVPECLといった進化版も存在します。

ECLは、その特異な特徴から特定の用途に特化していますが、将来的には新たな材料や技術の進展により再評価される余地も残されています。

もう一度検索