ゲートアレイ
ゲートアレイは、特定用途向け集積回路（ASIC）の設計および製造手法の一つです。ユニコミッテッド・ロジック・アレイ（ULA）とも称されます。この方式では、半導体ウェハー上に基本的な論理ゲート（例えばNANDやNOR）、個別のトランジスタ、抵抗などの受動部品といった要素が、あらかじめ決められたパターンで配置された状態のものが準備されます。この半完成品のウェハーに対し、顧客からの設計情報に基づいた配線層を上に形成することで、特定の機能を果たす集積回路が完成します。主にデジタル回路に適用されることが多いですが、アナログ要素を含む場合もあります。
ゲートアレイ製造の最大の特徴は、その工程にあります。受注を待たずに、論理ゲートなどが作り込まれたマスタスライスと呼ばれる半完成状態のウェハーを大量に製造し、在庫として保有しておくことができます。顧客から具体的な回路設計の注文が入った際に、このマスタスライスの上層に金属配線層を追加構築する工程のみを行うことで製品として完成させます。この分業により、フルカスタム設計やスタンダードセル方式に比べて、顧客が注文してから完成品を受け取るまでの期間を大幅に短縮できるという利点があります。
特定の回路をゲートアレイに実装するためには、必要な論理ゲート数、配線が通るためのスペース、そして外部との入出力（IO）端子が十分に確保されている必要があります。そのため、ゲートアレイ製品は、さまざまなゲート数やIO数を持つバリエーションとして提供されることが一般的です。ゲート数が多いモデルほどダイサイズが大きくなり、価格も高くなります。回路に必要な論理ゲート数やIO数は比較的に容易に見積もることができますが、同じゲート数でも回路の構造によって必要な配線の複雑さは大きく変動します。例えば、クロスバースイッチのような回路は、同じゲート数であってもシストリックアレイなどと比較して、より多くの配線容量を要求します。使用されない配線トラックは、コストを増加させ、性能を低下させる要因となるため、製造業者は論理ゲート数やIO数に見合った適切な配線容量を提供するよう努めています。この最適な配線容量の見積もりには、レントの法則のような経験則や、過去の設計データが活用されます。
ゲートアレイ方式の利点は、前述の短納期に加え、開発コストの削減が挙げられます。顧客ごとに必要なのは配線層のフォトマスクのみであるため、マスタスライス共通のマスクと合わせて、フルカスタムやスタンダードセル方式に比べて必要なマスク数が少なく済み、その分設計および製造コストを抑えることができます。さらに、同じダイサイズのマスタスライスから製造された製品であれば、テストに使用するツールや手法もかなり共通化できるため、テストの準備期間やコストも削減可能です。
一方で、ゲートアレイには短所も存在します。他のASIC設計方式、特にフルカスタム設計と比較すると、一般的に実装密度が低く、達成できる動作速度などの性能面でも劣る傾向があります。利用できるダイサイズやプロセス技術、論理回路の種類も、製造業者が準備した既存の選択肢から選ぶ必要があるため、自由度が低い点も挙げられます。しかし、生産個数が比較的少ない場合には、開発期間やコストを考慮すると、ゲートアレイ方式が最も現実的な選択肢となることが多々ありました。
複雑な機能を一つのチップに集積したいというニーズは常にありますが、フルカスタム設計は高額になりがちです。ゲートアレイが登場した時代には、そのニーズに応える一つの手段でしたが、現代ではフィールド・プログラマブル・ゲートアレイ（FPGA）、コンプレックス・プログラマブル・ロジック・デバイス（CPLD）、ストラクチャードASICといった別の技術がその役割を担っています。ゲートアレイは配線を行うために半導体製造工場での工程が必要ですが、FPGAは製造後にユーザーがプログラムすることで配線を変更できる点が大きく異なります。
ゲートアレイは、パーソナルコンピュータが登場し普及し始めた黎明期に特に多く利用されました。例えば、シンクレア・リサーチは、その製品であるZX81やZX Spectrumにおいて、設計をゲートアレイ（ULA）化して搭載しました。これらの互換チップが他国でも製造された例もあります。また、エイコーン・コンピュータもBBC MicroやAcorn Electronの開発でゲートアレイを活用しました。このホビーパソコン全盛期には、多くのメーカーが独自機能を実現するためにゲートアレイを採用しました。イギリスではフェランティがゲートアレイ技術の先駆者として知られていましたが、その後、ASIC市場はより柔軟で高密度な他のセミカスタム技術へとシフトしていきました。これは、IBM PCの成功などでパソコン市場が拡大し、生産数量が増加したことで、より複雑な設計でもセミカスタムチップが経済的に見合うようになったことが背景にあります。
ゲートアレイ製造の最大の特徴は、その工程にあります。受注を待たずに、論理ゲートなどが作り込まれたマスタスライスと呼ばれる半完成状態のウェハーを大量に製造し、在庫として保有しておくことができます。顧客から具体的な回路設計の注文が入った際に、このマスタスライスの上層に金属配線層を追加構築する工程のみを行うことで製品として完成させます。この分業により、フルカスタム設計やスタンダードセル方式に比べて、顧客が注文してから完成品を受け取るまでの期間を大幅に短縮できるという利点があります。
特定の回路をゲートアレイに実装するためには、必要な論理ゲート数、配線が通るためのスペース、そして外部との入出力（IO）端子が十分に確保されている必要があります。そのため、ゲートアレイ製品は、さまざまなゲート数やIO数を持つバリエーションとして提供されることが一般的です。ゲート数が多いモデルほどダイサイズが大きくなり、価格も高くなります。回路に必要な論理ゲート数やIO数は比較的に容易に見積もることができますが、同じゲート数でも回路の構造によって必要な配線の複雑さは大きく変動します。例えば、クロスバースイッチのような回路は、同じゲート数であってもシストリックアレイなどと比較して、より多くの配線容量を要求します。使用されない配線トラックは、コストを増加させ、性能を低下させる要因となるため、製造業者は論理ゲート数やIO数に見合った適切な配線容量を提供するよう努めています。この最適な配線容量の見積もりには、レントの法則のような経験則や、過去の設計データが活用されます。
ゲートアレイ方式の利点は、前述の短納期に加え、開発コストの削減が挙げられます。顧客ごとに必要なのは配線層のフォトマスクのみであるため、マスタスライス共通のマスクと合わせて、フルカスタムやスタンダードセル方式に比べて必要なマスク数が少なく済み、その分設計および製造コストを抑えることができます。さらに、同じダイサイズのマスタスライスから製造された製品であれば、テストに使用するツールや手法もかなり共通化できるため、テストの準備期間やコストも削減可能です。
一方で、ゲートアレイには短所も存在します。他のASIC設計方式、特にフルカスタム設計と比較すると、一般的に実装密度が低く、達成できる動作速度などの性能面でも劣る傾向があります。利用できるダイサイズやプロセス技術、論理回路の種類も、製造業者が準備した既存の選択肢から選ぶ必要があるため、自由度が低い点も挙げられます。しかし、生産個数が比較的少ない場合には、開発期間やコストを考慮すると、ゲートアレイ方式が最も現実的な選択肢となることが多々ありました。
複雑な機能を一つのチップに集積したいというニーズは常にありますが、フルカスタム設計は高額になりがちです。ゲートアレイが登場した時代には、そのニーズに応える一つの手段でしたが、現代ではフィールド・プログラマブル・ゲートアレイ（FPGA）、コンプレックス・プログラマブル・ロジック・デバイス（CPLD）、ストラクチャードASICといった別の技術がその役割を担っています。ゲートアレイは配線を行うために半導体製造工場での工程が必要ですが、FPGAは製造後にユーザーがプログラムすることで配線を変更できる点が大きく異なります。
ゲートアレイは、パーソナルコンピュータが登場し普及し始めた黎明期に特に多く利用されました。例えば、シンクレア・リサーチは、その製品であるZX81やZX Spectrumにおいて、設計をゲートアレイ（ULA）化して搭載しました。これらの互換チップが他国でも製造された例もあります。また、エイコーン・コンピュータもBBC MicroやAcorn Electronの開発でゲートアレイを活用しました。このホビーパソコン全盛期には、多くのメーカーが独自機能を実現するためにゲートアレイを採用しました。イギリスではフェランティがゲートアレイ技術の先駆者として知られていましたが、その後、ASIC市場はより柔軟で高密度な他のセミカスタム技術へとシフトしていきました。これは、IBM PCの成功などでパソコン市場が拡大し、生産数量が増加したことで、より複雑な設計でもセミカスタムチップが経済的に見合うようになったことが背景にあります。
もう一度検索
【記事の利用について】
タイトルと記事文章は、記事のあるページにリンクを張っていただければ、無料で利用できます。
※画像は、利用できませんのでご注意ください。
【リンクついて】
リンクフリーです。