AMD K10

AMD K10 マイクロアーキテクチャの詳細解説

AMD K10は、AMDが開発したx86およびAMD64系CPUのマイクロアーキテクチャです。かつて開発中止の報道もありましたが、AMDはK8マイクロアーキテクチャの後継として位置づけ、Athlon 64やOpteronなどの製品に採用しました。

命名の経緯

AMDは、K8プロセッサファミリーで「K8」というコードネームを使用して以来、Kで始まる命名法を避ける傾向がありました。しかし、2005年頃からAMDの公式文書やプレスリリースで「K」から始まる名称が登場するようになりました。

「K8L」という名称は、ITライターのチャーリー・デマジアン氏によって2005年に作られ、Starsという名称とともにITコミュニティで広く使われるようになりました。AMDは、このプロセッサファミリーを「AMD Next Generation Processor Technology」と公式に呼称し、デスクトップ製品ラインには星や星座にちなんだコードネームを採用しました。

社内コードネームが「K10」であることが公に認められた一方で、「K9」が飛ばされたのは、犬を意味する「Canine」の発音に近いためという説もあります。最終的に、「K8L」はK8ファミリーの低消費電力版（後のTurion 64）を指し、「K10」がマイクロアーキテクチャ自体の正式なコードネームであることが明らかになりました。

発表と出荷の時期

歴史的な情報

2003年、AMDは次世代のK8ファミリー以降のプロセッサ機能を各種イベントで説明しました。そこで示された主な機能は以下の通りです。

スレッド化アーキテクチャ
チップレベルマルチプロセッシング
大規模なマルチプロセッサ(MP)装置
10GHzでの動作
大幅に高い性能を持つスーパースカラー、アウトオブオーダー実行CPUコア
大規模なキャッシュ
メディア/ベクトル演算命令拡張
分岐、メモリへのヒント
セキュリティおよび仮想化
改善された分岐予測器
静的・動的な消費電力管理

2006年4月、AMD幹部は新マイクロアーキテクチャの存在を認めました。同年6月には、今後のプロセッサ開発についてインタビューを受けました。

時期についての確認

2006年7月、AMD幹部は新アーキテクチャに基づくRevision Hマイクロプロセッサの出荷が2007年半ばに予定されていることを発表しました。このプロセッサには、サーバー、ワークステーション、ハイエンドデスクトップ向けのクアッドコア版と、コンシューマーデスクトップ向けのデュアルコア版が存在するとされました。2007年に出荷されるRevision HのOpteronのTDPは68Wとされました。

2006年8月、AMDはSocket FのデュアルコアOpteronの出荷時に、クアッドコアOpteronの設計が最終段階に入ったことを発表しました。その後の数ヶ月でサンプリングと試験・検証が行われました。

社内でのコードネーム

2006年11月時点で、デスクトップ向けのコードネームはAgena、Agena FXとされ、コア速度は2.4GHz-2.9GHz、コアごとのL2キャッシュは512KB、L3キャッシュは2MB、HyperTransport 3.0を使用し、TDPは125Wとされていました。

シングルコア版（Spica）、L3キャッシュの有無によるデュアルコア版（KumaとRana）も同じマイクロアーキテクチャの製品群として登場しました。

2006年12月のAMD Day 2006では、サーバー、デスクトップ、モバイルプロセッサの公式スケジュールが発表されました。サーバー向けにはBarcelonaとBudapest、デスクトップ向けにはシングルコアのLima、Sempronのアップデート版Spartaが発表されました。また、2007年後半には、コンシューマー向けクアッドコアシリーズ向けにHyperTransport 3.0とSocket AM2+が登場し、コードネームが都市の名前から星や星座の名前に変更されました。

Barcelonaと同様に、新しいデスクトップクアッドコアシリーズは、共有L3キャッシュ、128bit浮動小数点演算ユニット、改良されたマイクロアーキテクチャを備えていました。

最初のモデル

初期モデルでは、ミッドレンジとハイエンドのデスクトッププロセッサに「Phenom」という名称が使用されると発表されましたが、Phenom X2はキャンセルされ、KumaはAthlon X2 6000シリーズとして登場しました。L3キャッシュを搭載しないローエンドプロセッサには、引き続きAthlon 64 X2の名前が使用されました。

プロセッサを分類する指標は、PR Ratingからクロック周波数や性能を差別化する別の指標に変更されました。

今後の製品展開

一部のモデルでは、TDPが45Wになること、そして、Shanghaiコアを2つ搭載し合計12MBのL3キャッシュを持つAMD K10.5というチップ(コードネームMontreal)についての情報も示されました。

モデル命名規則の変更

2007年6月のComputex 2007で、AMDマイクロプロセッサの新しい命名法が発表されました。性能と消費電力の範囲を示す文字が4桁のモデルナンバーの前に追加されることになりました。

モデルナンバーはアルファベットと数字の組み合わせで、最初のアルファベットはプロセッサの等級、2番目はTDPによる消費電力の範囲を示し、@は系統、最後の3文字はモデルナンバーで、数字が大きいほど高性能を示しました。プロセッサはプレミアム、インターミディエイト、バリューの3つのセグメントに分割されました。

プレミアムは「G」、インターミディエイトは「B」、バリューレベルは「L」で示され、TDPは「65W以上」が「P」、「65W」が「S」、「65W未満」が「E」で表されました。

2007年11月には、モデル名から一部の文字とコア数を示す文字が削除され、4桁の数字のみが残りました。一方、SempronはLEの接頭語を使い続けました。2008年3月以降には、コア数を示すX2/X3/X4という文字が導入されました。

ライブデモンストレーション

2006年11月、AMDは初のネイティブクアッドコアチップ「Barcelona」のライブデモを行い、Windows Server 2003 64-bit Editionを動作させました。AMDは、実際の負荷で70%の性能向上、Intel Xeon 5355プロセッサより高い性能を主張しました。

2007年1月には、BarcelonaがIntel Xeonクアッドコアデュアルプロセッサ構成に対して40%高い性能を示したと主張しました。また、1コアあたりの浮動小数点演算性能は、同一クロックの場合、K8ファミリーの約1.8倍になるとされました。

2007年5月、AMDは非公開イベントでAgena FXプロセッサとAMD Quad FXプラットフォームのデモを行いました。

姉妹アーキテクチャ

同時期には、モバイルプラットフォームや小型フォームファクタでの低消費電力に焦点を当てた姉妹マイクロアーキテクチャが登場しました。このマイクロアーキテクチャは、モバイル向けに最適化されたクロスバースイッチやメモリコントローラーを備えていました。

2006年12月のアナリストデイで、このモバイルコアはGriffinと呼ばれ、2008年に出荷される予定と発表されました。

リリースの繰り返し

2007年後半から2008年第2四半期にかけて、45nmプロセスで生産されるよう変更が加えられ、FB-DIMMのサポートや、Direct Connect Architecture 2.0、改善された信頼性、可用性、サービス性（RAS）などの改善が行われました。

しかし、FB-DIMMのサポートは、評判の悪さからAMD製品のロードマップから削除されました。

コアには3つの世代があり、最初のBarcelonaはHyperTransport 2.0に基づき、2番目のBudapestはHyperTransport 3.0を搭載したシングルソケットシステム向け、3番目のShanghaiは45nmプロセスでHyperTransport 3.0とDDR3を実装したものでした。

2008年には、AMDはDeneb FXをメインストリームのDenebとともに導入し、低価格帯向けにはProposとRegorがKumaとRanaを置き換えました。

特徴

製造技術

AMDは65nm幅でSOI技術を用いてマイクロプロセッサを生産しました。K10のリリースがこの製造プロセスの生産量の拡大時期と一致したためです。サーバーチップはSocket FとSocket F+、デスクトップチップはSocket AM2またはSocket AM2+で登場しました。

サポートされるDRAM規格

K8ファミリーは、SDRAMのレイテンシに敏感であることが知られていました。オンダイメモリコントローラでレイテンシを最小化することでパフォーマンスを獲得していたため、外部モジュールでレイテンシが増加すると性能が低下しました。DDR2 RAMはDDR RAMに比べて多少レイテンシが増加しました。K10プロセッサはDDR2-1066までのDDR2 SDRAMをサポートしました。

強化したSIMD演算処理能力

このマイクロアーキテクチャでは、SSE実行ユニットの幅が2倍になりました。これにより、科学分野やハイパフォーマンスコンピューティングでの適合度が増し、インテル製品との競争力向上が期待されました。

アーキテクチャの特徴

フォームファクタ

Socket AM2+はAthlon 64 X2、Phenom X2、Phenom X4、シングルOpteron向けのソケットであり、Socket F+はAMD Quad FXプラットフォームとマルチプロセッサOpteron用でした。

命令セットの追加と拡張

新しいビット操作命令 (LZCNT, POPCNT)
新しいSSE命令 (SSE4a)
アラインされていないSSEロード命令のサポート

実行ユニットの強化

128ビット幅のSSEユニット
毎サイクル2つの128ビットロードが可能なL1データキャッシュインターフェイス
整数割り算のレイテンシの低下
512エントリのインダイレクト分岐予測
サイドバンドスタックオプティマイザ
Fastpathed CALLとRET-Imm命令

新たなテクノロジーのCPUダイへの統合

クアッドコア
効率的な電源管理（Enhanced PowerNow!）
メモリサブシステムの改善
アクセスレイテンシの向上
バッファリングされた読み出しのためのDRAMプリフェッチャ
メモリ階層構造の変更（L1キャッシュへの直接プリフェッチ、32wayセットアソシアティブのL3キャッシュ）
アドレス空間管理の変更
独立した2つの64ビットメモリコントローラ
より大きなタグ付きTLB
256TiBメモリサブシステムのための48ビットメモリアドレス
メモリミラーリングとデータポイゾニングのサポート
AMD-V仮想化技術をサポートするネステッドページテーブル
システムインターコネクトの改善
HyperTransportリトライのサポート
HyperTransport 3.0のサポート
プラットフォームレベルの改善点
動的なクロックの変更を許可する5つの電源状態
クロックゲーティングの増大
HTXスロットと空きCPUソケットを介したHyperTransport接続のコプロセッサのサポート

後続の製品

コードネーム「Fusion」は、CPUダイへのシステムコンポーネントの統合をさらに進める技術でしたが、ロードマップの見直しによりキャンセルされました。Fusion製品には、新しい「Bulldozer」と「Bobcat」というコードネームのCPUコアが統合される予定でした。

BulldozerとBobcatに先行して、2010年末から2011年初頭にFusion第1弾として「Llano」が発売される予定でした。

メディアでの討論

（省略）

脚注

（省略）

関連項目

Phenom II
Athlon 64 X2
Athlon
アドバンスト・マイクロ・デバイセズ

外部リンク

AMD 公式サイト
TechReport: AMD outlines Future Goals
DarkVision Hardware: AMD talks about K9, K10 future innovations
謎が多いK10アーキテクチャの方向性 後藤弘茂のWeekly海外ニュース（2006年2月2日）
K8以降大きく変わったAMDのCPU開発サイクル 後藤弘茂のWeekly海外ニュース（2006年1月19日）
TweakTown Discussions (2003)
Slides of AMD 2006 Technology Analyst Day: Official Introduction of K10 Microarchitecture (PDF file)
Next-Generation AMD Opteron™ Processors Introduced with Record OEM Design Wins and Native Quad-Core Upgrade Path (Official AMD press release on 15 August 2006)
AMD Quad-core processors introduction
* Software Optimization Guide for AMD Family 10h Processors

もう一度検索